IP在EDA技术的应用和发展中的意义
1、前言
人类社会已进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。 现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐 也越来越快，实现这种进步的主要原因就是生产制造技术和电子设计技术的发展。前者以微细加工 技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管;后者 的核心就是EDA技术。EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化 技术最新成果而研制成的电子CAD通用软件包，主要能辅助进行三方面的设计工作：IC设计,电子 电路设计以及PCB设计。没有EDA技术的支持，想要完成上述超大规模集成电路的设计制造是不可 想象的，反过来，生产制造技术的不断进步又必将对EDA技术提出新的要求。
2、EDA技术的发展
回顾近30年电子设计技术的发展历程，可将EDA技术分为三个阶段。
七十年代为CAD阶段，这一阶段人们开始用计算机辅助进行IC版图编辑和PCB布局布 线，取代了手工操作，产生了计算机辅助设计的概念。
八十年代为CAE阶段，与CAD相比，除了纯粹的图形绘制功能外，又增加了电路功能设 计和结构设计，并且通过电气连接网络表将两者结合在一起，以实现工程设计，这就是计算机辅助 工程的概念。CAE的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB后分析。
九十年代为ESDA阶段。尽管CAD/CAE技术取得了巨大的成功，但并没有把人从繁重的 设计工作中彻底解放出来。在整个设计过程中，自动化和智能化程度还不高，各种EDA软件界面千 差万别，学习使用困难，并且互不兼容，直接影响到设计环节间的衔接。基于以上不足，人们开始 追求贯彻整个设计过程的自动化，这就是ESDA即电子系统设计自动化。
3、ESDA技术的基本特征
ESDA代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照"自顶 向下"的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成 电路(ASIC)实现，然后采用硬件描述语言(HDL)完成系统行为级设计，最后通过综合器和适配 器生成最终的目标器件。这样的设计方法被称为高层次的电子设计方法，具体流程还将在4.2节中 做深入介绍。下面介绍与ESDA基本特征有关的几个概念。
3.1"自顶向下"的设计方法
10年前，电子设计的基本思路还是选择标准集成电路"自底向上"(Bottom-Up)地构 造出一个新的系统，这样的设计方法就如同一砖一瓦地建造金字塔，不仅效率低、成本高而且还容 易出错。
高层次设计给我们提供了一种"自顶向下"(Top-Down)的全新的设计方法，这种设计 方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠 错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具 生成具体门电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。由于设计的主要 仿真和调试过程是在高层次上完成的，这不仅有利于早期发现结构设计上的错误，避免设计工作的 浪费，而且也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。
3.2ASIC设计
现代电子产品的复杂度日益加深，一个电子系统可能由数万个中小规模集成电路构 成，这就带来了体积大、功耗大、可靠性差的问题，解决这一问题的有效方法就是采用ASIC (Application Specific Integrated Circuits)芯片进行设计。ASIC按照设计方法的不同可分 为：全定制ASIC，半定制ASIC，可编程ASIC(也称为可编程逻辑器件)。
设计全定制ASIC芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则，最 后将设计结果交由IC厂家掩膜制造完成。优点是：芯片可以获得最优的性能，即面积利用率高、速 度快、功耗低。缺点是：开发周期长，费用高，只适合大批量产品开发。
半定制ASIC芯片的版图设计方法有所不同，分为门阵列设计法和标准单元设计法，这 两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时 间。
可编程逻辑芯片与上述掩膜ASIC的不同之处在于：设计人员完成版图设计后，在实验 室内就可以烧制出自己的芯片,无须IC厂家的参与，大大缩短了开发周期。
可编程逻辑器件自七十年代以来，经历了PAL、GAL、CPLD、FPGA几个发展阶段，其中 CPLD/FPGA属高密度可编程逻辑器件，目前集成度已高达200万门/片，它将掩膜ASIC集成度高的 优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发， 使产品能以最快的速度上市，而当市场扩大时，它可以很容易的转由掩膜ASIC实现，因此开发风 险也大为降低。
上述ASIC芯片，尤其是CPLD/FPGA器件，已成为现代高层次电子设计方法的实现载 体。
3.3硬件描述语言
硬件描述语言(HDL-Hardware Description Language)是一种用于设计硬件电子 系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传 统的门级描述方式相比，它更适合大规模系统的设计。例如一个32位的加法器，利用图形输入软件 需要输入500至1000个门，而利用VHDL语言只需要书写一行A=B+C即可，而且VHDL语言可读性强， 易于修改和发现错误。早期的硬件描述语言，如ABEL-HDL、AHDL，是由不同的EDA厂商开发的，互 相不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。为了克服以上缺陷，1985年 美国国防部正式推出了VHDL(Very High Speed IC Hardware Description Language)语言， 1987年IEEE采纳VHDL为硬件描述语言标准(IEEE STD-1076)。
VHDL是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个 设计层次,支持结构、数据流、行为三种描述形式的混合描述，因此VHDL几乎覆盖了以往各种硬件 描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。另外，VHDL还 具有以下优点： VHDL的宽范围描述能力使它成为高层次设计的核心，将设计人员的工作重心提高到了系统功 能的实现与调试，只需花较少的精力用于物理实现。 VHDL可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计 结果的交流、保存和重用。 VHDL的设计不依赖于特定的器件，方便了工艺的转换。 VHDL是一个标准语言，为众多的EDA厂商支持，因此移植性好。