考研计算机专业课的复习要点

　　考生们在进行考研计算机专业课的复习时，要找到知识的要点，才能更好的进行复习。小编为大家精心准备了考研计算机专业课指南攻略，欢迎大家前来阅读。

考研计算机专业课的复习要点

　　计算机考研CPU中断要点

　　什么是中断允许触发器?它有何作用?

　　解：中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用(即中断总开关，则中断屏蔽触发器可视为中断的分开关)。

　　在什么条件和什么时间，CPU可以响应I/O的中断请求?

　　解：CPU响应I/O中断请求的条件和时间是：当中断允许状态为1(EINT=1)，且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。

　　17. 某系统对输入数据进行取样处理，每抽取一个输入数据，CPU就要中断处理一次，将取样的数据存至存储器的缓冲区中，该中断处理需P秒。此外，缓冲区内每存储N个数据，主程序就要将其取出进行处理，这个处理需Q秒。试问该系统可以跟踪到每秒多少次中断请求?

　　解：这是一道求中断饱和度的题，要注意主程序对数据的处理不是中断处理，因此Q秒不能算在中断次数内。

　　N个数据所需的处理时间=P×N+Q秒

　　平均每个数据所需处理时间= (P×N+Q) /N秒;

　　求倒数得：

　　该系统跟踪到的每秒中断请求数=N/(P×N+Q)次。

　　在程序中断方式中，磁盘申请中断的优先权高于打印机。当打印机正在进行打印时，磁盘申请中断请求。试问是否要将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行?为什么?

　　解：这是一道多重中断的题，由于磁盘中断的优先权高于打印机，因此应将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行。因为打印机的速度比磁盘输入输出的速度慢，并且暂停打印不会造成数据丢失。

　　讨论：

　　打印机不停，理由有如下几种：

　　打印内容已存入打印机缓存;

　　问题：1)如果打印机无缓存呢?

　　2)如果打印机有缓存，还需要用程序中断方式交换吗?(应用DMA)

　　由于在指令执行末查中断，因此执行打印指令时不会响应磁盘中断。

　　问题：打印中断处理程序=打印指令?

　　采用字节交叉传送方式，当两者同时请求中断时，先响应盘，再响应打印机，交叉服务。

　　问题：这是程序中断方式吗?

　　由于打印机速度比CPU慢得多，CPU将数据发送给打印机后，就去为磁盘服务，而这时打印机可自己慢慢打印。

　　问题：停止打印机传送=停止打印机动作?

　　我有打印机，感觉上打印机工作是连贯的;

　　问题：人的感觉速度=计算机工作速度?

　　CPU对DMA请求和中断请求的响应时间是否一样?为什么?

　　解： CPU对DMA请求和中断请求的响应时间不一样，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求(一个存取周期末)。

　　讨论：

　　CPU对DMA的响应是即时的;

　　随时都能响应?

　　CPU响应DMA的.时间更短;

　　DMA比中断速度高;

　　短、高或不一样的具体程度?

　　不一样。因为DMA与CPU共享主存，会出现两者争用主存的冲突，CPU必须将总线让给DMA接口使用，常用停止CPU访存、周期窃取及DMA与CPU交替访存三种方式有效的分时使用主存;

　　这种情况仅仅存在于DMA与中断程序之间吗?答非所问。

　　计算机考研调频制要点

　　以写入1001 0110为例，比较调频制和改进调频制的写电流波形图。

　　解：写电流波形图如下：

　　比较：

　　1)FM和MFM写电流在位周期中心处的变化规则相同;

　　2)MFM制除连续一串“0”时两个0周期交界处电流仍变化外，基本取消了位周期起始处的电流变化;

　　3)FM制记录一位二进制代码最多两次磁翻转，MFM制记录一位二进制代码最多一次磁翻转，因此MFM制的记录密度可提高一倍。上图中示出了在MFM制时位周期时间缩短一倍的情况。由图可知，当MFM制记录密度提高一倍时，其写电流频率与FM制的写电流频率相当;

　　4)由于MFM制并不是每个位周期都有电流变化，故自同步脉冲的分离需依据相邻两个位周期的读出信息产生，自同步技术比FM制复杂得多。

　　25. 画出调相制记录01100010的驱动电流、记录磁通、感应电势、同步脉冲及读出代码等几种波形。

　　解：

　　注意：

　　1)画波形图时应严格对准各种信号的时间关系。

　　2)读出感应信号不是方波而是与磁翻转边沿对应的尖脉冲;

　　3)同步脉冲的出现时间应能“包裹”要选的读出感应信号，才能保证选通有效的读出数据信号，并屏蔽掉无用的感应信号。

　　4)最后读出的数据代码应与写入代码一致。

　　26. 磁盘组有六片磁盘，每片有两个记录面，存储区域内径22厘米，外径33厘米，道密度为40道/厘米，内层密度为400位/厘米，转速2400转/分，问：

　　(1)共有多少存储面可用?

　　(2)共有多少柱面?

　　(3)盘组总存储容量是多少?

　　(4)数据传输率是多少?

　　解：

　　(1)若去掉两个保护面，则共有：

　　6 × 2 - 2 = 10个存储面可用;

　　(2)有效存储区域

　　=(33-22)/ 2 = 5.5cm

　　柱面数 = 40道/cm × 5.5= 220道

　　=p (3)内层道周长=22 69.08cm

　　道容量=400位/cm×69.08cm

　　= 3454B

　　面容量=3454B × 220道

　　= 759，880B

　　盘组总容量 = 759，880B × 10面

　　= 7，598，800B

　　(4)转速 = 2400转 / 60秒

　　= 40转/秒

　　数据传输率 = 3454B × 40转/秒

　　= 138，160 B/S

　　注意：

　　1)计算盘组容量时一般应去掉上、下保护面;

　　的精度选取不同将引起答案不同，一般取两位小数;p2)

　　盘组总磁道数(=一个盘面上的磁道数)¹3)柱面数

　　4)数据传输率与盘面数无关;

　　5)数据传输率的单位时间是秒，不是分。

　　27. 某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12 288字节，最小磁道直径为230mm，共有275道，求：

　　(1)磁盘存储器的存储容量;

　　(2)最高位密度(最小磁道的位密度)和最低位密度;

　　(3)磁盘数据传输率;

　　(4)平均等待时间。

　　解：

　　(1)存储容量 = 275道×12 288B/道×4面 = 13 516 800B

　　(2)最高位密度 = p12 288B/230

　　= 17B/mm = 136位/mm(向下取整)

　　最大磁道直径

　　=230mm+275道/5道 ×2

　　= 230mm + 110mm = 340mm

　　p 最低位密度 = 12 288B / 340

　　= 11B/mm = 92位 / mm (向下取整)

　　(3)磁盘数据传输率

　　= 12 288B × 3000转/分

　　=12 288B × 50转/秒=614 400B/S

　　(4)平均等待时间 = 1/50 / 2 = 10ms

　　讨论：

　　1、本题给出的道容量单位为字节，

　　因此算出的存储容量单位也是字节，而不是位;

　　2、由此算出的位密度单位最终应转换成bpm(位/毫米);

　　3、平均等待时间是磁盘转半圈的时间，与容量无关。

　　计算机考研存储器要点

　　半导体存储器芯片的译码驱动方式有几种?

　　解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。

　　线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材;

　　重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。

　　画出用1024×4位的存储芯片组成一个容量为64K×8位的存储器逻辑框图。要求将64K分成4个页面，每个页面分16组，指出共需多少片存储芯片。

　　解：设采用SRAM芯片，

　　总片数 = 64K×8位 / 1024×4位

　　= 64×2 = 128片

　　题意分析：本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。首先应确定各级的容量：

　　页面容量 = 总容量 / 页面数

　　= 64K×8位 / 4

　　= 16K×8位;

　　组容量 = 页面容量 / 组数

　　= 16K×8位 / 16 = 1K×8位;

　　组内片数 = 组容量 / 片容量

　　= 1K×8位 / 1K×4位 = 2片;

　　地址分配：

　　页面逻辑框图：(字扩展)

　　存储器逻辑框图：(字扩展)

　　讨论：

　　页选地址取A11、A10，页内片选取A15~A12;

　　(页内组地址不连贯? )

　　不分级画;问题：

　　1、不合题意;

　　2、芯片太多难画;

　　3、无页译码，6：64译码选组。

　　页选直接联到芯片;问题：

　　1、SRAM一般只一个片选端;

　　2、译码输出负载能力需考虑。

　　附加门电路组合2级译码信号;

　　(应利用译码器使能端输入高一级的译码选通信号)

　　不设组选，页选同时选8组(16组)，并行存取?

　　组译码无页选输入;

　　2片芯片合为一体画;

　　文字叙述代替画图;

　　地址线、数据线不标信号名及信号序号。

　　设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路(简称存储基元)?欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。

　　解：

　　存储基元总数 = 64K×8位

　　= 512K位 = 219位;

　　思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。

　　设地址线根数为a，数据线根数为b，则片容量为：2a×b = 219;b = 219-a;

　　若a = 19，b = 1，总和 = 19+1 = 20;

　　a = 18，b = 2，总和 = 18+2 = 20;

　　a = 17，b = 4，总和 = 17+4 = 21;

　　a = 16，b = 8，总和 = 16+8 = 24;

　　由上可看出：片字数越少，片字长越长，引脚数越多。片字数、片位数均按2的幂变化。

　　结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线 = 19根，数据线 = 1根;或地址线 = 18根，数据线 = 2根。

　　采用字、位扩展技术设计;

　　某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：

　　(1)该机所允许的最大主存空间是多少?

　　(2)若每个模块板为32K×8位，共需几个模块板?

　　(3)每个模块板内共有几片RAM芯片?

　　(4)共有多少片RAM?

　　(5)CPU如何选择各模块板?

　　解：

　　(1)218 = 256K，则该机所允许的最大主存空间是256K×8位(或256KB);

　　(2)模块板总数 = 256K×8 / 32K×8

　　= 8块;

　　(3)板内片数 = 32K×8位 / 4K×4位

　　= 8×2 = 16片;

　　(4)总片数 = 16片×8 = 128片;

　　(5)CPU通过最高3位地址译码选板，次高3位地址译码选片。地址格式分配如下：

　　讨论：

　　不对板译码、片译码分配具体地址位;

　　板内片选设4位地址;

　　不设板选，8个板同时工作，总线分时传送;

　　8位芯片;8板通过3：8译码器组成256K

　　设CPU共有16根地址线，8根数据线，并用-MREQ(低电平有效)作访存控制信号，R/-W作读写命令信号(高电平为读，低电平为写)。现有下列存储芯片：

　　ROM(2K×8位，4K×4位，8K×8位)，RAM(1K×4位，2K×8位，4K×8位)，及74138译码器和其他门电路(门电路自定)。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：

　　(1)最小4K地址为系统程序区，4096~16383地址范围为用户程序区;

　　(2)指出选用的存储芯片类型及数量;

　　(3)详细画出片选逻辑。

　　解：

　　(1)地址空间分配图：

　　(2)选片：ROM：4K×4位：2片;

　　RAM：4K×8位：3片;

　　(3)CPU和存储器连接逻辑图及片选逻辑：

　　讨论：

　　1)选片：当采用字扩展和位扩展所用芯片一样多时，选位扩展。

　　理由：字扩展需设计片选译码，较麻烦，而位扩展只需将数据线按位引出即可。

　　本题如选用2K×8 ROM，片选要采用二级译码，实现较麻烦。

　　当需要RAM、ROM等多种芯片混用时，应尽量选容量等外特性较为一致的芯片，以便于简化连线。

　　2)应尽可能的避免使用二级译码，以使设计简练。但要注意在需要二级译码时如果不使用，会使选片产生二义性。

　　3)片选译码器的各输出所选的存储区域是一样大的，因此所选芯片的字容量应一致，如不一致时就要考虑二级译码。另外如把片选译码输出“或”起来使用也是不合理的。

　　4)其它常见错误：

　　138的C输入端接地;(相当于把138当2-4译码器用，不合理)

　　EPROM的PD端接地;

　　(PD为功率下降控制端，当输入为高时，进入功率下降状态。因此PD端的合理接法是与片选端-CS并联。)

　　ROM连读/写控制线-WE;

　　(ROM无读/写控制端)

　　CPU假设同上题，现有8片8K×8位的RAM芯片与CPU相连，试回答：

　　(1)用74138译码器画出CPU与存储芯片的连接图;

　　(2)写出每片RAM的地址范围;

　　(3)如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。

　　(4)根据(1)的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果?

　　解：

　　(1)CPU与存储器芯片连接逻辑图：

　　(2)地址空间分配图：

　　(3)如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片(第5片)都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。可能的情况有：

　　1)该片的-CS端与-WE端错连或短路;

　　2)该片的-CS端与CPU的-MREQ端错连或短路;

　　3)该片的-CS端与地线错连或短路;

　　在此，假设芯片与译码器本身都是好的。

　　(4)如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间(奇数片)，A13=0的另一半地址空间(偶数片)将永远访问不到。若对A13=0的地址空间(偶数片)进行访问，只能错误地访问到A13=1的对应空间(奇数片)中去。

　　某机字长16位，常规的存储空间为64K字，若想不改用其他高速的存储芯片，而使访存速度提高到8倍，可采取什么措施?画图说明。

　　解：若想不改用高速存储芯片，而使访存速度提高到8倍，可采取多体交叉存取技术，图示如下：

　　8体交叉访问时序：

　　什么是“程序访问的局部性”?存储系统中哪一级采用了程序访问的局部性原理?

　　解：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问;在空间上，这些被访问的程序和数据往往集中在一小片存储区;在访问顺序上，指令顺序执行比转移执行的可能性大 (大约 5:1 )。存储系统中Cache—主存层次采用了程序访问的局部性原理。

【考研计算机专业课的复习要点】相关文章：

考研计算机专业课操作系统复习要点11-08

法律硕士考研专业课复习要点(2018年)11-06